# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-055614

(43)Date of publication of application: 11.03.1991

(51)Int.CI.

G06F 1/08

(21)Application number: 01-191771

(71)Applicant : SONY CORP

(22)Date of filing:

25.07.1989


(72)Inventor: HIRAYAMA TOMOHITO

#### (54) ELECTRONIC EQUIPMENT

#### (57)Abstract:

PURPOSE: To reduce the power consumption by supplying a block signal corresponding to a program to an address generating circuit after changing the speed of the block signal based on an address set to a memory in accordance with a desired program.

CONSTITUTION: A CPU 1 outputs the address data AD to reads out a desired program to a bus 3. The data AD is supplied to a wind comparator 5 via a memory 2 and a register 4. At the same time, the upper limit value of the address data ADi on an idling program Pri is supplied to the comparator 5 from a reference address generating circuit 9. Thus it is decided whether the data AD is kept within a range between the higher and lower limit levels of the data ADi or not. If so, a switch control signal Sc of an H level is outputted to a switch circuit 6 with connection secured between both terminals 6c and 6a and a clock signal CKL of a low speed is supplied to the CPU 1 and other circuits. Then the CPU 1 executes a low speed processing program based on the program Pri.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of r jection]

[Date of extinction of right]

①特許出顧公開

### ⊕ 公開特許公報(A) 平3-55614

· Øint. Cl. \*

鐵翔記号

庁内整理番号

❷公開 平成3年(1991)3月11日

G 06 F 1/08

G 08 F 1/04 320 Z 7459-5B

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称 電子機器

> 顧 平1-191771 创特

母出 顧 平1(1989)7月25日

智史 ソニー株式会社 **勿出 願** 

東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

配代 理 人 弁理士 杉浦 正知

#### 1.発明の名称

粒子模器

#### 2.特許請求の範囲

処理速度によって区別される第1、第2のプロ グラムが格納されるメモリと、

上紀メモリに対し、所望のプログラムに対応す るアドレスを急生するアドレス発生手段と、

上記アドレスに基づいて、上記所望のプログラ ムの種別を検知する検知手段とを育し、

上記検知手段からの検知出力に基づいて上記プ ログラムに対応するクロックは号の速度に切り替 え、上記アドレス発生手段に供給するようになし たことを特徴とする電子機器。

#### 3.発明の詳細な説明

#### (産業上の利用分野)

この発明は、電子機器、特に電池駆動の、取り は電地駆動モードを有する、ポータブルコンピュ ータのような電子機器に関する。

#### (発明の概要)

この発明は、電子機器において、処理速度によ って区別される第1、第2のプログラムが格納さ れるメモリと、メモリに対し、所望のプログラム に対応するアドレスを発生するアドレス発生手段 と、アドレスに基づいて、所望のプログラムの種 別を検知する検知手段とを有し、検知手段からの 検知出力に基づいてプログラムに対応するクロッ ク信号の速度に切り替え、アドレス発生手段に供 給するようにしたことにより、メモリに記憶され ているプログラムの実行によることなくプログラ ムのアドレスに基づき、クロック信号の速度を切り 替えることができて消費電力を低減でき、また、 プログラムのステップ数を増すことのないように したものである。

#### 〔従来の技術〕

電池駆動し得る電子機器にあっては、消費電力 の伝掘は重要な問題である。

ところで、このような電池駆動し得る電子機器、

例えば、ポータブルコンピュータでは、一般的に、 高機能化が指向されており、高機能化を実現する 一つの手段として、CPUを動作させるクロック 信号の速度を増すことが考えられている。CPU のクロック信号の速度の向上は、即ち、ポータブ ルコンピュータの摘要電力の増大となる。

そこで、このようなポータブルコンピュータに 於ける高機能化と構要電力低減といった要求を満 たすための技術が特別昭63-14215号公報に開示さ れている。この技術は、速度の異なるクロックは 号の切替え命令をプログラム中に入れておき、ク ロック信号が低速でよい場合は、上述の命令の変 行によって低速のクロック信号を選択するもので ある

#### [発明が解決しようとする課題]

上述したように、従来の技術では、クロック信号の選択は、メモリに配信されているプログラムを実行することによって行なわれていた。しかしながら、これによると、ボータブルコンピュータ

が、伝送処理用のプログラムの実行の前と後の双 方に、クロック信号を切替えるための命令を予 プログラムしておかなければならず、ステップ数 が増えてしまうという問題点があった。

使ってこの発明の目的は、プログラムの実行に よることなくプログラムのアドレスに基づいて、 クロック信号の速度を切替えることができ、稍受 電力を伝練し得る電子機器を提供することにある。

#### (課題を解決するための手段)

この免明に係る電子機器は、処理速度によって 区別される第1、第2のプログラムが格納されれる メモリと、メモリに対し、所望のプログラムに対 応するアドレスを発生するアドレス発生手段と、 アドレスに基づいて、所望のプログラムの種別を 検知手段とを有し、検知手段からの検知 出力に基づいてプログラムに対応するクロック信 号の速度に切り替え、アドレス発生手段に供給す るようになした機成としている。

#### (作用)

低速処理用のプログラムがメモリに格納されている。

処理速度が低速でよい時、CPUから、低速処理用のプログラムに対応するアドレスデータが発 ヰネれる。

このアドレスデータが、プログラムの種別を検 知する検知手段に供給され、この検知手段からの 検知出力に基づいて、低速処理用のプログラムに 対応する速度とされているクロック信号に切替え られる。

この切替えられたクロック信号がCPUに、成いはシステムクロックとして供給される。即ち、この発明では従来、プログラムによって実行されていたクロック信号の切替えが、低速処理用のプログラムのアドレスデータに基づいて行なわれている

この結果、メモリに記憶されているアログラム の実行によることなくアログラムのアドレスに基 づいて、クロック信号の速度を切替えることがで き、消費電力を係械できる。また、プログラムの ステップ数を増すことがない。

#### (実施例)

以下、この発明をポータブルコンピュータに適用した一実施例について第1回及び第2回を参照して説明する。

第1図の様成に於いて、CPU1と、メモリ2とが、双方向性のバス3により、接続されている。 バス3は、時分割的にアドレスバスとデータバスの使い分けがなされているもので、このバス3 には、レジスタ4を介してウインドウコンパレー タ5が接続されている。

CPU1は、体速処理用のプログラムの実行時、メモリ2に格納されているアイドリングプログラムPriのアドレスデータADIを、メモリ2及びレジスタ4に供給する。また、このCPU1には、後述のスイッチ回路を介して処理モードの状況に応じた速度のクロックは考が供給される。

メモリ2は例えばプログラムが格納されたRO

Mで って、このメモリ 2 は、第 2 図に示されるように、例えば、(0000 B、 B は16進度示を意味する) 香地から(7PPP B) 番地まで領域A とされている。また、(8000 B) 番地から、例えば、(A000 B) 番地までは領域B とされ、アイドリングプログラムPri は、従来、プログラムの各所に分散されていた低速処理用のプログラムが一個所に集中されたものである。そして、例えば、(A001 B) 番地から(PPPPB) 番地まで領域A とされている。尚、このメモリ 2 としては、R A M、『 C カード等を用いるようにしてもよい。

スイッチ回路6の娘子6aには伝速(例えば8 HHz)で低速処理時用のクロック信号CEL を発生 しているクロック発生国路7が接続され、スイッ チ国路6の娘子6bには高速(例えば16州z) で進常処理時用のクロック信号CEB を発生してい るクロック発生団路8が接続されている。

次いで作用を裁明する。

CPU1からパス3に所望のプログラムを読み

出すためのアドレスデータADが出力される。このアドレスデータADは、メモリ 2 及び、レジスタ 4 を介してウィンドウコンパレータ 5 に供給される。

ゥインドゥコンパレータ 5 には、基準アドレス 免生回路 9 から、アイドリングプログラム Priの アドレスデータA D i の上限値(例えば、A0008 )と下限値(例えば、80008 )が供給されており、 上述のアドレスデータ A D が、アイドリングプロ グラム Priのアドレスデータ A D i の上限値と下 限値の範囲内に入るか否かが検出される。

アドレスデータADが、アイドリングプログラム PriのアドレスデータADiの上限値と下限値の範囲内(即ち、 $8000R \le AD \le 4000B$ )に入ることが検出された時にのみ、例えば、ハイレベルのスイッチ制御信号Scが、スイッチ回路Scに出力される。

上述のハイレベルのスイッチ制御信号Scが、スイッチ回路6に供給されると、スイッチ回路6 では端子6c、6aが接続され、低速のクロック

信号CKL が選択され、CPU1に供給される。またこの低速のクロック信号CKL は、端子10を介し、システムクロックとして他の回路、LSI、外部機器等にも供給される。そして、CPU1では読み出されたアイドリングプログラムPriに基づいて低速処理用のプログラムが実行される。

このようにして、低速処理用のプログラムの実行時には、アイドリングプログラムのアドレスによって、低速のクロック信号CKL に切替えることができ、消費電力を係抜することができる。

従って、クロック信号を切替えるための命令を、 低速処理用のプログラムの実行の前とその後の双 方にプログラムしておかなくともクロック信号の 速度を切り替えることができることになり、ステ ップ数を増すことがない。

また、低速処理用でない他のプログラムを実行する場合は、アドレスデータADが領域A内のアドレスデータとされるため、ウインドウコンパレータ5から例えば、ローレベルのスイッチ制御信号Scか、スイッチ関路6に供給される。

この場合には、スイッチ回路6では端子6c、 6bが接続され、高速のクロック信号CKE が選択 され、CPU1に供給される。この高速のクロッ ク信号CKE は、端子10を介し、システムクロッ クとして他の顧路、LSI、更には外部機器等に も供給される。そして、CPU1では、彼み出さ れたプログラムに基づいて通常速度での処理が行 われる。

商、この実施例の説明では、領域がA、Bの2 つに分割され、夫々に対応する速度のクロック信 号CRH 、CRL を選択するようにしているが、これに に限定されるものではなく、例えば、メモリし、名 ではないはもつ、それ以上の領域を設定した。 の速に対応するクロック信号の速度を複数、定度 しておけば、目的に応じたシステムの処理を しておけば、目的に応じたシステムの処理を 自動的に切り替えることもできれてアドレス データADが変化する場合には、基準アドレス発 生回路 9 で形成されるアドレスデータを変化させ ればよい

000DH

7FFFH

8000H

H000A

FFFFH

#### (発明の効果)

この発明に係る電子機器によれば、メモリに対し所望のプログラムに対応す アドレスに基づいて、プログラムに対応するクロック信号の速度に切り替え、アドレス発生手段に供給するようにしているので、メモリに配信されているプログラムの実行によることなく、プログラムのアドレスに基づいて、クロック信号の速度を切替えることができ、消費電力を低減することができるという効果がある。

従って、クロック信号を切替えるための命令を、 低速処理用のプログラムの実行の前と後の双方に、 予めプログラムしておかなくともクロック信号の 速度を切り替えることができ、この結果、ステッ プ数を増すことがないという効果がある。


#### 4. 図面の簡単な説明

第1図はこの発明の一実施例を示すプロック図、 第2図はメモリのアドレスと内容を示す図である。

#### 図面に於ける主要な符号の説明

1:CPU、2:メモリ、<math>5: ウインドウコンパレータ、AD、AD i: アドレスデータ、Pri: アイドリングプログラム。

代理人 弁理士 杉 徳 正 知



第1図

メモリの M 家 L アドレス 第 **2** 図

Pri

AD1